LSI DIGITAL LAYOUT DESIGN[LSI設計]デジタルレイアウト

[LSI設計]デジタルレイアウト
先端プロセスSoCの豊富な設計経験

タイミングを考慮したレイアウト技術

面積・配線混雑の解決にとどまらず、論理設計者との連携により、タイミング制約ファイルの作成からACスペックの実現までを行います。各設計フェーズにおけるクライテリアを考慮した設計スケジュールを立案し効率よく実行していきます。

テスタビリティを考慮したDFT技術

故障検出率の向上、実動作スピード、テスターでの測定時間を考慮したDFTを行います。

低消費電力化に対応した設計技術

クロックゲーティング/パワーゲーティング技術の適用と、クロック段数、最適な配線層も視野に入れたクロックツリーの最適化で低消費電力化に対応します。

高速IFに対応した設計技術

近年のLSIには不可欠なDDRをはじめとした高速IFの実現に向け、最適な設計手法を適用していきます。

請負体制

国内のみならず海外拠点(100%子会社)も活用し、お客様の多様なご要望に対応する体制をつくっています。