![[ロゴ]三栄ハイテックス株式会社](/shared/img/logo_w.png){kind=logo}
Delta Sigma(ΔΣ) ADC IPの開発
高分解能・低消費電力・小型化を実現する24bitΔΣADC IPの開発
三栄ハイテックスは、高精度センサー向けに、省電力・小型化を実現するΔΣADC（DSADC）IPを開発しています。DSADC IPは、24bitの高分解能と48Kspsの変換速度（3.072MHzサンプリング, 64オーバーサンプリング）を特長としています。DCから音声帯域までの低周波数帯域の信号をターゲットとしたADCです。VREFバッファを含んだ回路で、低消費電力と小型化を目指しています。
DSADC IPの特徴
低周波数帯での高精度変換に最適
パイプラインADCやSARADCと比較して、低い周波数帯域の信号を高精度に変換するのに適したADCです。
高い線形性と優れたノイズ特性
優れた線形性とノイズ特性で、高精度な変換を実現します。
柔軟な特性の調整
デジタルフィルターの特性を変えることで、変換速度、帯域幅、分解能などを柔軟に調整できます。
低オーバーサンプリングで高精度
標準で64回のオーバーサンプリングを採用しており、少ないオーバーサンプリングでも高精度な変換を実現します。
離散型構成
離散型ΔΣADCの構成により、入力は容量性負荷となります。
ADCの性能領域と、三栄ハイテックスの開発実績・開発計画
当社開発ADC IPの特性表
当社は、長年の研究開発と豊富な経験に基づき、独自性の高いADCを開発し、お客さまへ提供しています。
| PLADC | CYADC | SARADC | OS-SARADC | DSADC | |
|---|---|---|---|---|---|
| 開発年 | 2021 | 2021 | 2023 | 2023 | 2024 |
| プロセス（nm） | TSMC 180 | TSMC 180 | TSMC 180 | TSMC 180 | TSMC 180 |
| 電源電圧（V） | 3.3 | 3.3 | 1.8 | 1.8 | 1.8 |
| 分解能（bit） | 16 | 16 | 12 | 16 | 24 |
| 変換速度（sps） | 50M | 8.5M | 10M | 100K | 48K |
| SNR（dBFS） | 80 | 81 | 69 | 79.5 | 100 |
| VREFバッファ有無 | 有 | 有 | 有 | 有 | 有 |
| 状況 | 評価済 | 評価済 | 評価済 | 評価済 | 開発中 |
DSADC IPのブロック図
3rd order 4bit Delta Sigma
DSADC IPの開発状況
現在、「当社開発ADC IPの特性表」を満たすように回路設計を進めています。近く、DSADC IPを試作する予定です。
DSADC IPの開発状況や詳細仕様について、ご興味をお持ちの方は、お気軽にお問い合わせください。
DSADC IPの開発状況や詳細仕様について、ご興味をお持ちの方は、お気軽にお問い合わせください。