アナログ・デジタル・コンバーターIP SARADC/OS-SARADCの開発
省電力・小面積ADC IP、SARADCとOS-SARADCの開発
当社は、低電力センサー向けの省電力・小面積なSARADC IPを開発しています。
SARADC IPは、12bitの分解能と10Mspsの変換速度で、VREFバッファを含めた電力消費は非常に低く抑えられています。また、その面積も非常にコンパクトです。
OS-SARADC IPは、SARADCにオーバーサンプリング手法を用いることで高い分解能を実現します。例えば、変換速度を100Kspsに落とすことで、分解能を最大16bitに上げることができます。SARADC IPと同様に、電力消費は非常に低く、面積もコンパクトです。
当社で実績のある従来のSARADCと比較して、大幅に電力と面積を削減しています。
SARADC IPは、12bitの分解能と10Mspsの変換速度で、VREFバッファを含めた電力消費は非常に低く抑えられています。また、その面積も非常にコンパクトです。
OS-SARADC IPは、SARADCにオーバーサンプリング手法を用いることで高い分解能を実現します。例えば、変換速度を100Kspsに落とすことで、分解能を最大16bitに上げることができます。SARADC IPと同様に、電力消費は非常に低く、面積もコンパクトです。
当社で実績のある従来のSARADCと比較して、大幅に電力と面積を削減しています。
当社開発ADC IPの特性表
当社は、長年の研究開発と豊富な経験に基づき、独自性の高いADCを開発し、お客さまへ提供しています。
PLADC | CYADC | SARADC | OS-SARADC | DSADC | |
---|---|---|---|---|---|
開発年 | 2021 | 2021 | 2023 | 2023 | 2024 |
プロセス(nm) | TSMC 180 | TSMC 180 | TSMC 180 | TSMC 180 | TSMC 180 |
電源電圧(V) | 3.3 | 3.3 | 1.8 | 1.8 | 1.8 |
分解能(bit) | 16 | 16 | 12 | 16 | 24 |
変換速度(sps) | 50M | 8.5M | 10M | 100K | 48K |
SNR(dBFS) | 80 | 81 | 69 | 79.5 | 100 |
VREFバッファ有無 | 有 | 有 | 有 | 有 | 有 |
状況 | 評価済 | 評価済 | 評価済 | 評価済 | 開発中 |
PLADC(パイプラインADC)、CYADC(サイクリックADC)の開発内容については以下をご覧ください。
SARADC IP/OS-SARADC IPの特徴
高い電力効率
- VREFバッファを含めた低消費電力設計
- 独自の回路設計による高い電力効率
VREFバッファ内蔵
- VREFバッファを内蔵しているため、駆動能力のあるVREF回路を別途用意する必要がない
クロックレス
- タイミング信号入力は1本のみ(10Msps動作時は、タイミング信号に10MHzを入力する)
ダイナミック動作
- 変換速度を下げることで消費電力を低減。図1.参照。
小面積
- コンパクトなレイアウト設計
入力切替機能
- 複数の入力を高速に切り替えてAD変換が可能
ADC IPの提供とプロセスポーティング
当社は、SARADC IPおよびOS-SARADC IPを提供しています。さらに、お客さまのご要望に応じたプロセスへのポーティングサービスもご利用いただけます。興味をお持ちの方は、ぜひお気軽にお問い合わせください。また、SARADC IPおよびOS-SARADC IPの両方に対応する入力容量駆動用のバッファIPも用意しています。
SARADC IP/OS-SARADC IPの評価結果
高品質を裏付ける徹底した評価
当社は、独自で開発した評価ボードを用いて、SARADC IP/OS-SARADC IPの性能を評価しています。
評価結果は現在準備中です。
評価結果は現在準備中です。
当社は、半導体回路の設計だけでなく、IC試作、評価環境の開発、評価まで一貫して実施しています。
当社独自の評価ボードと評価システムを活用して、IPの特性評価環境を提案・提供することが可能です。また、仕様やご要望に応じた専用評価環境の構築も承っておりますので、ご相談ください。
当社独自の評価ボードと評価システムを活用して、IPの特性評価環境を提案・提供することが可能です。また、仕様やご要望に応じた専用評価環境の構築も承っておりますので、ご相談ください。