ASIC开发

ASIC
DEVELOPMENT
凭借先进的流程和丰富的设计经验提供ASIC开发服务
与FPGA不同,ASIC开发是不可编程的,因此需要更严格的品质把控。本公司从规格讨论阶段就开始制作详细的文档和验证结果,在与客户紧密的合作下,追求切实可靠的设计开发。发挥包括海外子公司在内的一站式全过程的开发体制的优势,无论整体解决方案还是特定部分的委托,我们都可以根据您的要求提供高质量的服务。

ASIC开发服务

我们在ASIC开发方面的优势在于一站式全过程的设计服务,通过与逻辑设计人员的合作从创建SDC文件到插入可测试性技术(DFT),再到后端(P&R) 我们都有丰富的设计经验。通过反复细致的技术讨论,努力实现超出客户期待的设计品质。

P&R (Place&Route) 技术

我们不仅可以解决面积和布线拥挤的问题,同时可以解决优化时钟树,通过时钟门控降低功耗和实现要求AC规格等问题。
 

可测试性技术(DFT)

提高包括实际操作速度在内的故障检测率,并基于测试仪的测量时间考虑进行可测试性技术(DFT)。
 

合同制

充分利用海外据点(越南和中国100%的子公司)的优势,构建满足客户多样化需求的合作机制。
 

自有工具

逻辑仿真工具

  • VCS (Synopsys)
  • Xcelium Single Core Simulator (Cadence)
  • Incisive Enterprise Simulator (Cadence)

语法检测器

  • HAL (Cadence)

开发实绩

CIS数字设计

这是一个数字模块设计案例,该数字模块用于监控摄像机、车载和医疗用途等的CMOS图像传感器开发。

点击这里了解详情

混合信号(Mixed-Signal) 电路数字部门设计

这是一个⊿Σ型ADC等混合信号集成电路设计中数字部分的逻辑设计案例。

点击这里了解详情

数字信号处理设计

音频/音频编解码器(CODEC)等数字信号处理,我们从架构设计到逻辑设计提供一站式全工程的设计。

点击这里了解详情

开发流程

  • STEP01

    规格要求
  • STEP02

    规格研究
  • STEP03

    逻辑设计
  • STEP04

    RTL安装
  • STEP05

    异步检测
    语法检测
  • STEP06

    验证方法探讨
  • STEP07

    逻辑验证
  • STEP08

    逻辑合成
  • STEP09

    DFT设计/ATPG
  • STEP10

    自动配置配线(P&R)
  • STEP11

    时序分析(STA)
  • STEP12

    版图验证

FE工序

BE工序

STEP01

FE工序

凭借在大量电路开发中培育出的数字设计与验证技术,我们可以为您提供架构设计、逻辑设计、验证等服务。
  • 规格要求
  • 规格研究
  • 逻辑设计
  • RTL安装
  • 异步检测/语法检测
  • 验证方法探讨
  • 逻辑验证
STEP02

BE工序

凭借在Soc流程中丰富的设计经验,我们可提供从逻辑合成~可测试性技术(DFT)~后端(P&R)的一站式全过程设计服务。
  • 逻辑合成
  • 可测试性技术(DFT)/ATPG
  • 自动配置配线(P&R)
  • 时序分析(STA)
  • 版图验证