SARADC・OS-SARADC IP開発

省電力・小面積ADC IP開発:SARADCとOS-SARADC
当社は、低電力センサー向けの省電力・小面積なSARADC IPを開発しています。

SARADC(Successive Approximation Register ADC, 逐次比較型 ADC)IPは、12bitの分解能と10Mspsの変換速度で、VREFバッファを含めた電力消費は非常に低く抑えられています。また、その面積も非常にコンパクトです。

OS-SARADC(Oversampling SAR ADC, オーバーサンプリング逐次比較型 ADC)IPは、SARADCにオーバーサンプリング手法を用いることで高い分解能を実現します。例えば、変換速度を100Kspsに落とすことで、分解能を最大16bitに上げることができます。SARADC IPと同様に、電力消費は非常に低く、面積もコンパクトです。

当社で実績のある従来のSARADCと比較して、大幅に電力と面積を削減しています。

SARADC・OS-SARADC IPの特性表

当社が開発するSARADCおよびOS-SARADC IPの特性は以下の通りです。
  SARADC OS-SARADC
開発年 2023 2023
プロセス(nm) TSMC 180 TSMC 180
電源電圧(V) 1.8 1.8
分解能(bit) 12 16
変換速度(sps) 10M 100K
SNR(dBFS) 69 79.5
VREFバッファ有無

その他の自社開発ADC IPの特性

当社は、長年の研究開発と豊富な経験を生かし、独自性の高いADC技術を開発し、お客さまに提供しています。その他の自社開発ADC IPの詳細な特性は以下のリンクよりご覧ください。

SARADC・OS-SARADC IPの特長

高い電力効率

  • VREFバッファを含めた低消費電力設計
  • 独自の回路設計による高い電力効率

VREFバッファ内蔵

  • VREFバッファを内蔵しているため、駆動能力のあるVREF回路を別途用意する必要がない

クロックレス

  • タイミング信号入力は1本のみ(10Msps動作時は、タイミング信号に10MHzを入力する)

ダイナミック動作

  • 変換速度を下げることで消費電力を低減。図1.参照。
図1. 変換速度と電力効率

小面積

  • コンパクトなレイアウト設計

入力切替機能

  • 複数の入力を高速に切り替えてAD変換が可能

SARADC・OS-SARADC IPの評価結果

高品質を裏付ける徹底した評価
当社は、独自で開発した評価ボードを用いて、SARADC IP/OS-SARADC IPの性能を評価しています。
評価結果は現在準備中です。

自社開発ADC IPの提供とプロセスポーティング

当社は、SARADC IPおよびOS-SARADC IPを提供しています。さらに、お客さまのご要望に応じたプロセスへのポーティングサービスもご利用いただけます。興味をお持ちの方は、ぜひお気軽にお問い合わせください。また、SARADC IPおよびOS-SARADC IPの両方に対応する入力容量駆動用のバッファIPも用意しています。

ADC評価用回路基板とシステム開発

当社では、半導体回路設計だけでなく、IC試作、評価環境の開発、評価までを一貫して行っています。
特にアナログ回路においては、以下の課題が重要です。
  • 素子のミスマッチの影響
  • 電源や温度の変化
  • 電源や基板のノイズの影響
  • 寄生抵抗や寄生容量の影響
上記など要因により、設計通りのデバイス性能を実現することは難しいとされています。
当社では、これらの外部要因を極力排除し、高精度な回路特性を正確に測定するための高度な評価技術を追求しています。
評価用ボードやシステムの詳細については、以下のリンクからご覧いただけます。