エッジデバイス実装

EDGE DEVICE
SERVICE

学習済みのアルゴリズムからターゲットHWに最適な処理アーキテクチャを設計し、エッジデバイスでの高速実行を実現。

お客さまが開発されたアルゴリズムをご提供いただくだけで、当社でその内容を読解し、アルゴリズムに適したアーキテクチャを考案します。Caffe・Keras・TensorFlow・PyTorchなど各種のフレームワークに対応します。これまで数十年にわたって培ってきたデジタル回路設計・組み込みソフトウエア開発の経験から、お客さまの手を煩わせることなく、最適なソリューションを実現します。

エッジデバイス実装サービスのご依頼、ご相談はお問合せフォームにて承ります。
お問合せはこちら

INDEX

エッジデバイス実装サービス
開発実績
開発フロー
パートナー

エッジデバイス実装サービス

エッジ環境におけるFPGAやGPUといったデバイスにアルゴリズムを実装するためには、ターゲットデバイスの特徴やリソースを熟知した上で、アーキテクチャ設計や場合によってはネットワークの軽量化が必要になります。
当社では FPGA をはじめ、AIチップとして注目されているTPU（Google TPU）、VPU（Intel Movidius Myriad X VPU）への実装経験を生かし、デバイス選定から実装までお客さまのニーズにお応えします。

デモ：FPGA（Zynq UltraScale+）でセマンティックセグメンテーションの高速実行

当社ではFPGAにセマンティックセグメンテーションのアルゴリズムを実装し、処理時間40fpsの高速化を達成しました。

モニターに表示したドライブレコーダーの映像をUSBカメラで取り込む
Zynq内のARMを介してUSBカメラからの画像に対して、 FPGAでセグメンテーションの推論を行う
FPGA ⇒ ARMへ推論結果を転送し、入力画像と共にモニターへ出力する

実装したアルゴリズムとターゲットデバイス	アルゴリズム：PixelNet（http://www.cs.cmu.edu/~aayushb/pixelNet/）ターゲットボード：ZCU102（Xilinx Zynq UltraScale+ ZU9EG 搭載） ※当社で、上記アルゴリズムを元に FPGA向けにネットワーク構成を変更し、再学習
処理時間	40fps
クラス数	22クラス（道路、白線、自動車、歩行者など）

デモ動画

実際にUSBカメラを入力にリアルタイムでセマンティックセグメンテーションを実行している様子を紹介します。

クラス一覧

エッジデバイスでの高速実行に向けた実装のポイント

当社では、お客さまのご要望はもちろん、ターゲットとするデバイスやアルゴリズムに合わせて高速実行を実現する最適なアーキテクチャ設計を行います。そのポイントとして、「パイプラインによるスループットの向上」と「各処理層の出力CH方向に並列化」等が挙げられます。

以下では、「パイプラインによるスループットの向上」をご紹介します。

例えば、下図のような Conv（3×3）→ Conv（3×3）→ MaxPooling（2×2）という CNN で考えると、