エッジデバイス実装

エッジ環境におけるFPGAやGPUといったデバイスにアルゴリズムを実装するためには、ターゲットデバイスの特徴やリソースを熟知した上で、アーキテクチャ設計や場合によってはネットワークの軽量化が必要になります。
当社では FPGA をはじめ、AIチップとして注目されているTPU（Google TPU）、VPU（Intel Movidius Myriad X VPU）への実装経験を生かし、デバイス選定から実装までお客様のニーズにお応えします。

当社ではFPGAにセマンティックセグメンテーションのアルゴリズムを実装し、処理時間40fpsの高速化を達成しました。
 

実際にUSBカメラを入力にリアルタイムでセマンティックセグメンテーションを実行している様子を紹介します。

当社では、お客様のご要望はもちろん、ターゲットとするデバイスやアルゴリズムに合わせて高速実行を実現する最適なアーキテクチャ設計を行います。そのポイントとして、「パイプラインによるスループットの向上」と「各処理層の出力CH方向に並列化」等が挙げられます。
 
以下では、「パイプラインによるスループットの向上」をご紹介します。
 
例えば、下図のような Conv（3×3）→ Conv（3×3）→ MaxPooling（2×2）という CNN で考えると、

• 前段のConv1_1から3行分の特徴量が出力されたら、次段の Conv1_2 の処理を開始する
• MaxPoolingでも同様にConv1_2 から2行分の特徴量が入力されたら処理を開始する

このようなパイプラインを組むことで、アルゴリズム全体でのスループット向上が可能となります。